24小時聯系電話:18217114652、13661815404
中文
技術專題
如何對高速PCB設計信號進行相位噪聲測量
PCB中有很多噪聲源，而相位噪聲可能是很難固定在實際板上的噪聲源之一。如果要調試具有高BER的高速電路板，則可能需要從出現故障的電路板部分或時鐘中收集相位噪聲測量值。
不必太深入系統的IC端，相位噪聲可能就是您正在使用的組件的固有屬性，例如SerDes組件內部的PLL。在其他情況下，電路板中的其他組件，布局甚至基板都會造成隨機信號傾斜。當此抖動的來源不明顯時，您將想要收集可疑組件的相位噪聲測量值，既可以作為單獨的DUT，也可以在可疑板上使用。
什么是相位噪聲和抖動？
大多數數字設計人員使用術語“抖動”來指代定時噪聲，其中在互連上發射信號的時間有所不同。模擬設計師更可能使用術語“相位噪聲”，這意味著模擬信號與其參考噪聲之間的相位差會隨機變化。這些術語相互關聯并且指的是同一件事：時域（抖動）或頻域（相位噪聲）中信號時序的變化。
在頻域中，相位噪聲測量可能類似于下圖所示。在此，以f0的載波頻率發出信號，而在f1處以較弱的頻率發出信號。f0上存在相位噪聲會有效地增加信號的帶寬并提高本底噪聲。如果f1處的信號足夠弱，則該信號將隱藏在f0的相位噪聲之后。
頻域中的示例相位噪聲測量
抖動是在時域中看到的相位噪聲的表現。抖動可以直接在眼圖中看到，并且易于識別。通常，RMS抖動是用于量化可接受的BER值的重要參數是什么促使需要進行相位噪聲測量？如果您使用的是數字系統，并且在眼圖中發現抖動，則需要確定會導致設備抖動的最強相位噪聲源。診斷模擬信號的相位噪聲就像將額定帶寬與測量的帶寬進行比較一樣簡單。
上面的最后一點表示可以預期在系統中看到的相位噪聲的下限。如果相位噪聲似乎是一個問題，請檢查數據表中的時鐘/參考振蕩器。如果固有的振蕩器噪聲占您測得的相位噪聲的大部分，那么您可能只需要一個更穩定的振蕩器/ PLL。
可以使用帶有近場探頭的頻譜分析儀直接從板上采集相位噪聲測量值。相位噪聲也可以通過使用測試夾具連接到DUT的頻譜分析儀進行測量（確保對連接器的S參數進行去嵌入）。在這里，您正在測量功率譜密度，因此，您測量的相位噪聲是測量帶寬的函數。公認的標準是在1 Hz帶寬內收集連續的測量值。
在解釋相位噪聲測量值時，您的目標是確定最突出的噪聲源，并逐步減少它們。產生抖動的四種常見相位噪聲源是：
噪聲從開關模式電源耦合到數據流或系統時鐘。
熱噪聲：在較高溫度下，相位噪聲會更大。散粒噪聲和1 / f噪聲也很重要。
基板介電常數的較大變化。通過使用具有更緊密纖維編織的基材來解決此問題。
參考振蕩器固有的相位噪聲，或系統時鐘固有的抖動。在帶有PLL的超快速系統中，通常會減少這些誤差。
這里的目標是確定最主要的相位噪聲源，并首先將其降低。如果這使您的系統符合規范，請考慮完成您的工作。無論您的時鐘/參考振蕩器的Q值是多少，系統中總會有一定的相位噪聲。但是，如果您可以在規格范圍內獲得BER值或其他性能要求，那么您就可以成功完成工作。
您可以在相位噪聲圖中直觀地發現罪魁禍首，并將其與電路板上的已知噪聲源進行比較。下面顯示了帶有多個相位噪聲雜散的示例測量。
相位噪聲測量數據[圖像源
請注意，上圖中的強烈毛刺是由多種原因引起的?？梢詫⑸鲜鲈肼暸c電路板上相關組件的參考規格進行比較。可以通過以-10 dBc / Hz的斜率穿過相位噪聲規范點來畫一條線來完成。超過此線的噪聲頻譜的任何部分都將落在允許的相位噪聲容限之外，并且需要在設計中加以抑制。
可以使用以下公式根據RMS相位抖動值來量化可接受的相位噪聲電平。請注意，L（f）是對數相位噪聲數據，因此10的奇數因子出現在積分中，以將其轉換回線性數據集。此處的積分取自相關信號范圍。
根據數據計算出的RMS相位噪聲