24小時聯系電話:18217114652、13661815404
中文
行業資訊
什么是差分對和差分信號
什么是差分對和差分信號
差分對提供了一種路由高數據速率比特流的新方法，其中每個邊緣轉換通常具有非常快的上升時間。高速設計中使用的差分協議是許多具有熟悉首字母縮略詞的通用信令標準的主要內容。USB、HDMI、以太網等都作為差分對布線，需要仔細的走線設計和布線。過去，這需要對差分對的長度進行多次手動修正，以確保它們滿足長度目標和阻抗容差。然而，較新的 CAD 軟件可以輕松地將這些要求編碼為設計規則，以確保準確的布線。
我們將提供差分信號行為和差分對功能的基本概述。這些信號類型在高速信號協議中是標準的，但它們可能會出現在更簡單的設備中，因此了解這些在 PCB布局中的布線方式非常重要。我們還將提供差分對阻抗的一些更具體的定義以及噪聲在差分對中的作用方式，希望新設計人員能夠更好地了解差分協議的重要性。
差分對和差分信號的基礎知識
差分對非常簡單：它們由兩條并排布線的走線組成，并且在每條走線上承載大小相等、極性相反的信號。在高速數字協議中，數據通過阻抗控制的 PCB 中的單端走線發送；每條單獨的走線都設計成具有特定的阻抗。這是使用標準阻抗控制走線設計方法完成的，其中達到目標走線阻抗所需的寬度是在設計疊層并選擇路由差分對的層之后確定的。
差分信號不一定是特殊類型的信號。用于承載數字數據的所有差分對仍將承載二進制信息，或者可能使用更高級的協議（如 PAM4）一次承載多個位。標準數字跡線和差分信號之間的區別在于，差分信號以不同的方式恢復和解釋。
如果我們查看在差分對上傳播的信號，我們確實有兩個極性相反但幅度相同的信號。差分接收器讀取的信號電平就是兩個信號電壓之間的差值。這如下圖所示。
差分對上的差分信號通過 PCB 接地層傳輸。
在上圖中，我們有一個差分對在統一的地平面上布線。假設它們作為阻抗控制微帶線在表面層布線，盡管完全相同的想法適用于內部層的帶狀線。使用差分信號運行的組件需要使用這兩個信號之間的差異來解釋接收器中的邏輯電平。請注意，各個信號電平（V1 和 V2）仍相對于 GND 參考進行定義，GND 參考通常作為一個平面放置在走線下方。換句話說，如果您真的愿意，您可以使用示波器測量線對每一側的接地信號。
這種傳輸數字數據的方法（作為一對走線上的一對相反極性信號）是高速協議（如 USB、以太網、DDR 時鐘和數據線）以及一些專有數字信號標準的標準。那么是什么讓差分對和差分信號如此成功，還有哪些挑戰？下表總結了一些重要的優點和缺點：
|
類別 |
好處 |
缺點 |
|
電磁兼容 |
- 共模噪聲去除 - 它們發出差模噪聲，其強度遠低于共模噪聲 |
- 共模噪聲消除不完善，取決于消除歪斜 |
|
高速電磁干擾 |
- 差分對的低 EMI 使其能夠適應極高的數據速率 |
- 快速邊緣速率需要更精確的延遲匹配 |
|
地面偏移 |
- 在兩塊板之間的長鏈路上布線時，差分對可以承受接地偏移 |
- 影響選擇的端接，雖然片上端接將這一點從 PCB設計人員的關注列表中刪除 |
讓我們看看 PCB 中的這些各種優點和缺點，以及它們如何在布線和布局中表現出來。
共模噪聲抑制
無需任何濾波即可抑制共模噪聲的能力是差分對獨有的。共模噪聲抑制源于在差分對上測量兩個信號之間的差異，這可以抵消某些條件下差分對上的任何噪聲。
下圖示意性地顯示了如何在差分對中實現共模噪聲抑制。如果噪聲在適當的偏斜容限內輸入接收器，則它可以被接收器消除。
如果在差分對的每一側具有相同的幅度，則可以消除差分對上接收到的共模噪聲。
對此的警告是，線對的每一側都必須接收到相同水平的噪聲。這可能發生在通過電纜自由空間布線的差分對上，因此這并非不可能發生。然而，這并不意味著差分對不受 PCB 上的串擾影響。例如，如果您在差分對附近有一條單端走線，它可以通過開關期間產生的磁場將串擾脈沖耦合到兩對差分對中。然而，串擾脈沖不會被線對中的兩條走線同等地接收；磁場強度。結果是噪聲不會在接收器處被消除，并且一些噪聲可能會留在線對的一側。
從線對發射的 EMI
差分對的一大優點是它們發出的噪聲低。當成對中的兩條走線靠得更近時，它們在切換過程中產生的磁場相等且相反。只要兩個信號同相且幅度相同，它們產生的磁場就會相互抵消。請注意，生成的字段并非處處為零；這僅適用于沿線對之間的中心線。但是，該場會很低，并且會在附近的單端走線中產生較少的噪聲。
這是差分對更適合高數據速率通道的另一個原因。以高數據速率（Gbps 及更高）運行的串行協議將在每個位上具有非常快的邊緣轉換。因此，在這些快速邊沿轉換（高 dI/dt 事件）期間，線對中的每條跡線都將通過磁場發射強 EMI。對于這些快速邊沿速率信號，與附近導體相關的寄生電容可能會出現問題，并且信號帶寬可能會跨越高 GHz 頻率。
差分對發射相等且相反的磁場，它們相互抵消，并且可以產生比具有相同 dI/dt 的單端信號更低的電感串擾。
盡管差分對可能會在附近的單端信號中產生較低的串擾，但它們會在附近的差分對中產生差模串擾。這就是仔細優化差分對之間的間距很重要的地方。盡管差分對相對不受共模噪聲的影響，但它們并不不受差模噪聲的影響。在布線差分對時請記住這一點，并在對之間留出足夠的間距以確保它們之間的低噪聲耦合。
抗地面偏移
在可能在兩塊板之間交叉的長鏈路中使用差分對的主要原因是它們對接地偏移的免疫力。AC 或 DC 的接地偏移可以被認為是共模噪聲；它是信號中的干擾，以相同的相位和幅度影響對的每一側。因此，也可以通過差分接收器來消除。當行進信號穿過兩個不同接地區域之間的間隙時，兩個組件之間會出現阻抗不連續性。來自源的單端信號在負載上的電壓可能不同，因為每個區域的地電位不同。
如果您已正確創建 PCB 以支持高速組件和布線，則通過在設計中使用統一接地平面，您應該只在整個設計中具有統一的接地電位。盡管差分對可以承受 PCB 中不同接地之間的接地偏移，但以足夠高的頻率/速度運行以致于需要差分對的設計在任何情況下都應通過統一的接地平面進行布線。
設計和路由差分對
由于標準計算協議中的差分信號和某些外圍設備以高邊緣速率運行，因此它們通常需要阻抗控制以防止波從差分對負載端反射。高速PCB設計中使用的所有差分對都需要調整差分對的兩側，以確保每個極性信號同時到達接收器。以下是使用差分對的一些基本設計技巧：
單端和差分阻抗：差分信號標準將指定一些應滿足的單端和差分阻抗要求，以防止反射并確保最大功率傳輸到接收器組件。
延遲或長度匹配：線對中的走線長度應在信號標準中定義的偏斜容限內匹配，盡管這可能相當大，對于某些標準來說可能達到幾毫米。
一致的間距：我的觀點是，線對之間的間距應設置為不違反阻抗約束的最小值。這樣做的原因是它有助于確保發射的共模 EMI 盡可能低，并且有助于確保線對上接收到的共模噪聲，因為串擾在線對中的每條跡線上具有幾乎相同的幅度。
對于高速信號，還有其他考慮因素，例如信號帶寬和沿鏈路長度的損耗，在選擇材料和組件時應予以考慮。最好的布線工具可以通過確保您的設計設置被編碼為設計規則來幫助您滿足這些要求，并且您將擁有提供阻抗計算和在您的 PCB 中應用長度匹配部分的自動化工具。