24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
行業(yè)資訊
在ADC模型和DAC建模中添加低通濾波器
更好的ADC模型的建議
兩音測(cè)試信號(hào)比一音提供更多有關(guān)ADC性能的信息。您的作者模型非常適合特定ADC的制造商模型，因此可以方便地運(yùn)行誤碼率仿真。該ADC碰巧具有非常寬的輸入帶寬。
對(duì)于帶寬較低的ADC，如圖1所示增加一個(gè)低通濾波器將提供一個(gè)更好的模型。
制造商的模型是“行為”模型，而不是精確的模型。最好與詳細(xì)的SPICE模型進(jìn)行比較，或者在實(shí)際的物理設(shè)備上進(jìn)行測(cè)量。
數(shù)模轉(zhuǎn)換器（DAC）的模型
參考文獻(xiàn)[19]至[26]提出了某種DAC模型，而[27]至[29]描述了DAC的特性，但沒有描述模型。在那些提出模型的模型中，大多數(shù)（[19]，[20]，[22]和[23]）提出的模型似乎是DAC設(shè)計(jì)人員而不是用戶所感興趣的，他們給出了詳細(xì)的特定模型來確定諸如SNR或噪聲影響之類的東西。輸出頻譜上的時(shí)鐘抖動(dòng)。
其他人提出的模型似乎太簡(jiǎn)單了。這些是[25]，僅考慮削波而沒有量化。文獻(xiàn)[26]將量化和削波建模為加法過程，僅對(duì)高斯輸入有效。
參考文獻(xiàn)[21]使用以下公式將DAC輸出（y（t））建模為DAC輸入（x（t））的函數(shù)：
y（t）= x（t）+ y HQ（x（t））+ y CM（x（t））+ y VQ（x（t））
等式1
這些是相應(yīng)的術(shù)語(yǔ)：
y HQ（x（t））表示“水平量化”（理想時(shí)間采樣）
y CM（x（t））表示“時(shí)鐘源調(diào)制”（時(shí)鐘抖動(dòng)）
y VQ（x（t））解釋了包括積分非線性在內(nèi)的“垂直量化”（幅度量化）。
這些術(shù)語(yǔ)的表達(dá)并不十分復(fù)雜，因此這可能是模擬DAC的良好模型。輸入x（t）可以來自調(diào)制算法的浮點(diǎn)實(shí)現(xiàn)，也可以來自具有輸出M位的固定點(diǎn)1，其中M> NE；其中NE是DAC的有效位數(shù)。
參考文獻(xiàn)[24]提出了一個(gè)模型，該模型考慮了差分非線性（DNL），積分非線性（INL），增益和失調(diào)誤差，毛刺脈沖面積和建立時(shí)間。
[24]的圖5顯示了該模型的框圖。它由附加隨機(jī)誤差構(gòu)成DNL模型；增加了確定性的時(shí)間函數(shù)以對(duì)毛刺進(jìn)行建模；用于模擬INL，增益和失調(diào)誤差的多項(xiàng)式函數(shù)；延遲和時(shí)間轉(zhuǎn)換（在本文中沒有說明）；一個(gè)低通濾波器來模擬穩(wěn)定時(shí)間；和噪聲模型（在文本中也沒有解釋）。可以對(duì)[24]中的圖5進(jìn)行一些修改，從而在這里生成圖2，這與圖1中的ADC模型相反。如果量化導(dǎo)致的輸出噪聲不夠，則可以添加附加噪聲。
圖2. 來自Naoues，M.的DAC模型的修改；莫什（Morche）Dehos，C .；巴拉克河; 和Ghazel，A， [24]
讀者可能想知道為什么，由于DAC的輸入已經(jīng)是數(shù)字的，因此需要圖2中的采樣器和量化器。
通常，對(duì)于仿真，可以使用連續(xù)時(shí)間的浮點(diǎn)算法。并且將其轉(zhuǎn)換為帶時(shí)鐘的定點(diǎn)版本是不值得的。（連續(xù)時(shí)間意味著仿真采樣頻率足夠高，因此沒有采樣效果。）而且，通常DAC接口上可用的實(shí)際位數(shù)（廣告位數(shù)）大于ENOB。