24小時(shí)聯(lián)系電話:18217114652、13661815404
中文
公司新聞
串?dāng)_和 IBM 在 IPC APEX EXPO 2021 上的結(jié)果
串?dāng)_和 IBM 在 IPC APEX EXPO 2021 上的結(jié)果
您可能不認(rèn)為 IBM 是 PCB 行業(yè)的主要力量。IBM 大舉進(jìn)軍云計(jì)算，但并未受到電子行業(yè)的青睞。然而，這家以其大型機(jī)、服務(wù)器、Watson 和 AI 功能而聞名的公司正在高速設(shè)計(jì)社區(qū)掀起波瀾，他們最近在 IPC APEX 2021 上展示了他們的成果。
由三名 IBM 研究人員組成的團(tuán)隊(duì)發(fā)表的論文著眼于在具有背鉆孔 PTH 通孔的高密度設(shè)計(jì)中減少層間串?dāng)_的方法。該論文非常有趣，因?yàn)樗ㄟ^設(shè)計(jì)檢查了背鉆孔 PTH 的兩個(gè)方面，這兩個(gè)方面可能無法直觀地與減少串?dāng)_聯(lián)系起來。然而，在高速互連之間具有極低間距的高密度設(shè)計(jì)中，我們必須四處尋找以嘗試減少信號完整性問題，包括串?dāng)_。
當(dāng)我們查看其對信號完整性的影響時(shí)，他們的結(jié)果非常有趣。考慮到這一點(diǎn)，讓我們看看這些有趣的結(jié)果，并探索它們可能如何影響您未來的設(shè)計(jì)實(shí)踐。
什么是層間串?dāng)_？
在深入了解 IBM 的論文之前，定義高速 PCB 中的層間串?dāng)_非常重要。您可能想知道，為什么高速 PCB 中的兩層之間會(huì)發(fā)生串?dāng)_？我們通常不是在高速 PCB 上的信號層之間放置接地層以防止層間串?dāng)_嗎？雖然信號層之間的地平面確實(shí)提供了隔離，但有時(shí)很難在每對可能的信號層之間放置一個(gè)地平面。對于還必須支持高速信號密集布線的高層數(shù)設(shè)計(jì)，您并不總是能夠在每個(gè)信號層之間放置接地層。
輸入層間串?dāng)_。當(dāng)走線放置在相鄰層上時(shí)，由于導(dǎo)體之間的耦合，走線之間可能存在串?dāng)_。這包括相鄰層上受控阻抗寬邊耦合跡線之間的串?dāng)_。對于受控阻抗走線的典型建議是正交布線，因?yàn)檫@將消除電感串?dāng)_，盡管這在布線可解性方面并不總是實(shí)用。
寬邊耦合
就個(gè)人而言，我回避帶狀線上的正交布線，而只是選擇橫向分離（邊緣耦合）或在不同層上。在非常高密度的設(shè)計(jì)中，您被迫在相鄰層上使用帶狀線，因此在走線之間存在寬邊或?qū)掃?span>-邊緣耦合。這發(fā)生在單端走線和差分對中；請注意，您將在高速數(shù)字路由中處理差分對。
寬邊差分帶狀線之間的間距定義。
對于寬邊耦合差分對，相鄰層上的差分對之間存在特定間距，從而產(chǎn)生零反向?qū)娱g串?dāng)_。事實(shí)上，串?dāng)_強(qiáng)度并非完全為零，但您當(dāng)然可以將串?dāng)_強(qiáng)度低于 -60 dB。根據(jù)法拉第定律，在差分對中，發(fā)生這種情況是因?yàn)閬碜郧致哉邔Φ膱鰧⑼耆叫杏谑芎Φ臋M截面，導(dǎo)致零電感層間差分串?dāng)_。
注冊錯(cuò)誤
由于制造公差，您的差分對之間的間距不會(huì)完全等于設(shè)計(jì)值，并且層與層之間會(huì)有一些未對準(zhǔn)。這稱為配準(zhǔn)錯(cuò)誤，它會(huì)導(dǎo)致受害對中發(fā)生少量串?dāng)_。這種配準(zhǔn)錯(cuò)誤可能高達(dá) 5 密耳，這是 IBM 研究中調(diào)查的一個(gè)值。
反向差分串?dāng)_與相鄰層上的差分帶狀線間距。請注意層之間的 4 mil 套準(zhǔn)容差。
IBM 論文中的結(jié)果
現(xiàn)在我們可以進(jìn)入IBM在層間串?dāng)_方面的工作。他們從兩個(gè)維度觀察層間串?dāng)_：PTH 過孔上的層重合不正和反焊盤直徑。我們自然會(huì)期望減少配準(zhǔn)不良對層間串?dāng)_的影響最大，但事實(shí)證明，調(diào)整反焊盤直徑對減少層間串?dāng)_的影響大于減少配準(zhǔn)不良。
層間串?dāng)_和可靠性與未對準(zhǔn)
當(dāng)未對準(zhǔn)從 5 mil 降低到 3 mil 時(shí)，受害線路上的層間串?dāng)_強(qiáng)度降低，這與上面顯示的 McMorrow 的結(jié)果一致。這個(gè)結(jié)果的重要之處在于它是通用的：更嚴(yán)格的容差會(huì)導(dǎo)致整個(gè) PCB 布局中的配準(zhǔn)不當(dāng)和串?dāng)_更小。
該團(tuán)隊(duì)發(fā)現(xiàn)的更令人驚訝的結(jié)果是反焊盤直徑變化對相同類型串?dāng)_的影響。
反墊直徑
對于在背鉆 PTH 通孔上進(jìn)行層轉(zhuǎn)換的走線，發(fā)現(xiàn)反焊盤直徑也會(huì)影響耦合互連之間的層間串?dāng)_。在各地通過通孔反襯墊已經(jīng)知道修改通過和附近跟蹤周圍的寄生效應(yīng)，創(chuàng)造一個(gè)輕微的阻抗失配，其累積虧損。在 IBM 論文中，在 10 密耳直徑的 PTH 上將反焊盤直徑從 30 密耳減小到 28 密耳也降低了層間串?dāng)_。這是幫助您減少串?dāng)_的簡單設(shè)計(jì)更改的一個(gè)示例，但它依賴于具有精確背鉆的 PTH 周圍的嚴(yán)格公差，并非所有制造商都能夠適應(yīng)這一點(diǎn)。